不敢问路在何方! IEDM2010之总结评论

泡泡网主板频道12月12日 本周举办的IEDM2010国际电子设备会议具备三个鲜明的特色。第一个特色是今年会上发布的技术类文章数量相对往届有所减少；第二个特色是本届会议上各 界仍未就更高级别节点制程所需使用的晶体管结构达成一致意见；最后，尽管会上科学家们演示了多种新技术，但芯片厂商们仍坚持认为经济性和成本问题才是决定 他们选择何种新制程来制造其未来的晶体管产品的关键判断因素。

过去，为了跟上摩尔定律的脚步，众多芯片厂商都在争相开发高级制程技术，这样做的结果就是在IEDM会议上许多厂商都能够发表大量的技术文件。而据本届会议的主席，台积电公司的Meikei Ieong表示，本次会议参加的高科技芯片厂商数量则有所减少，结果导致了本次会议上技术文件数量的剧减。
当然造成这种现象可能还有其它的原因，在往届IEDM大会上，持有高技术的芯片厂商在公布产品技术细节时通常显得更为开放，并且乐于在发言中暗示出他们计划采用的新技术，IBM,Intel，三星，东芝，台积电，联电等厂商都会“慷慨”地发布大量有关最新制程技术的技术文件。
而今年的IEDM上，却鲜有这类可以让外界觅得这些厂商新动向蛛丝马迹的文件出现。大多数大厂都选择把好牌藏在手里，不想露出一点蛛丝马迹。许多会上发布的文件学术气氛过于浓厚，缺乏具体的实施细节，令部分参会者感到不满。
相反，本届IEDM大会却是一个流言满天飞的大会，有关各大芯片厂商会在其芯片的22/20nm节点采用什么样的新技术方面的传言可谓不绝于耳，多数人都认为这些厂商会继续使用体硅技术来制造未来的芯片产品。
而针对Intel公司在22/20nm节点的动向这个问题则出现了各种版本的猜测。有些人认为Intel会继续使用基于体硅的技术，另外一些人则认为Intel会转向全耗尽型SOI技术，还有的消息来源甚至宣称Intel有计划在22或15nm制程节点转向三门晶体管技术。

不过，无论是对哪一种新制程技术，基于3D结构的穿硅互联技术（TSV:through-silicon vias)无疑是最好用的“万精油”型通配技术，假如哪一家厂商可以在合理控制成本的基础上量产基于TSV技术的产品，那么他们无疑将占据非常有利的地位。
目前，芯片大厂仍然在32/28nm节点使用传统的体硅/SOI这样的平面型晶体管技术。不过用VLSI公司的CEO G. Dan Hutcheson的话来讲：显然“人们依然对20nm节点要采用什么样的晶体管制程技术而感到头疼。对晶体管的结构方面，最保守的判断是我们在32/28nm的下一代节点将继续使用传统的CMOS结构.”
Semico公司的分析师Joanne Itow对这种观点表示同意，他还认为能证明这种观点成立的最主要论据是由于在22/20nm节点采用新的晶体管结构，会导致成本和风险的极大提升。
至于22/20nm节点之后，各大厂商还能将现有的体硅结构沿用多久，则仍然是个没有答案的难题。22/20nm节点之后，各大芯片厂商对计划于2013年出现的16nm节点制程应使用哪种新的晶体管结构的意见并不一致.目前这个问题的答案可以有很多，比如III-V族沟道材料晶体管，体硅，Finfet立体晶体管，多栅立体晶体管，全耗尽型SOI等等。而16nm节点之后，可选的范围则更进一步扩大到了III-V族沟道材料晶体管，碳纳米管结构，石墨晶体管，量子阱场效应管等等。